SIMULIA CST 扭轉乾坤｜PCB與接地層之間耦合的EMC仿真

圖1描述了一個簡單的測試裝置：Vbat和GND分別代表電源正極性和負極性的導線。在我們的案例中，EUT是一個簡單的“印刷電路板”（PCB），不過其可以代表任何其他電氣或電子系統。CE測試過程中的EMC性能包括將測得的電壓/電流與CISPR25等標準定義的限值進行比較，此標準是汽車領域應用最廣泛的標準。在我們的案例中，我們重點關注電壓方法。測量的選擇并非一種限制，因為依據電壓法和電流法的測試是等效的。

圖1：用于傳導發射測試的EMC測試裝置

在本研究中，EUT是一個簡單的PCB，其包含多個接地層，并且有一條由信號激發的走線。我們利用它來說明走線和接地層之間的耦合，同時解釋相關布局如何影響這種耦合。我們研究三個案例：

案例2與案例3被簡化為三層而非四層。事實上，L4經過抑制可以簡化相關模型，同時降低相關結果的解釋難度。因為L3和L4之間不存在噪聲源，并且它們之間可能存在的電壓可以忽略，所以這種簡化并不影響最終結果。此外，接地層也可以成為通過去耦電容器連接的電源層。在我們的案例中，電容器被視為理想器件，并且各層通過多個過孔相互連接，以確保它們之間具有最小阻抗。因此，三層的PCB模型可以代表完整的四層系統。

PCB為矩形，尺寸為21厘米*10厘米，而走線長度為21厘米，線走寬度為0.25毫米，如圖5所示。

圖5:PCB尺寸與跡線長度

該裝置由PCB以及由20厘米長的線路將PCB參考層連到LISN阻抗的連接組成。電源通常通過兩條線路連接到PCB：一條用于正極性，另一條用于負極性。在我們的研究中，我們僅用一條接地線來替代這三條電源線。 

此次研究中僅考慮共模，因為這是用于耦合的最主要模式。事實上，正負線路之間的輸入阻抗可以忽略不計。它們通常通過電容器進行連接，其在此次研究中假定是理想器件。

測試裝置的3D模型如圖6所示。電路板垂直放置，走線位于底層，而接地線連接到頂層。PCB與接地層之間沒有局部接地連接。

圖6：測試裝置的3D模型

走線由來自緩沖器或微控制器的信號激發，并由固定阻抗終止。它對時鐘或具有某些高頻分量的通信信號進行建模。在仿真過程中，激勵是處于100kHz~300MHz頻段的寬帶電壓源。終端是一個50kΩ的電阻。對于所研究的頻段，終端阻抗的精確值無關緊要，不過其具有足夠高的值，以便使電容耦合占據更加主導的作用。

對于3D仿真，采用全波頻域（FD）求解器。其是分析100kHz~200MHz頻段內PCB的最佳選擇。首先采用FD求解器實現3D模型的構建、網格化和求解。然后，我們采用基于CST Studio Suite原理圖的協同仿真、根據3D仿真的結果進行電路仿真。

相關配置是根據連接到我們希望分析的每個端口的阻抗與組件單獨進行定義的。也就是說，我們可以在無需重復求解3D模型的情況下修改終端與驅動值并獲取LISN電壓。這樣可以顯著縮短仿真時間。另外，在協同仿真設計流程中，我們可以在考慮所有驅動與終端電路的情況下利用“合并結果”功能來計算3D模型中的電流與電磁場。這種可視化功能對于開展研究非常實用。其可以深入分析每個仿真配置的耦合過程。所研究的電路很簡單，如圖7所示。

圖7：“兩層”案例1和“三層”案例2的仿真電路

我們注意到，在仿真案例中，GND線路直接連接到PCB，不過其可以通過“共模電感”（CMC）等任何阻抗斷開或連接，因為許多設計方案中都是這種情況。

當走線被1V寬帶噪聲源激勵時，我們使用交流分析來分析LINS上的電壓。獲得的結果如圖8所示。在“單層”案例1中，耦合比是78dB，也就是說，對于走線施加1V電壓時，我們在20MHz頻率得到42dBμV，其超越了CISPR 25傳導發射第5類“窄帶噪聲”的要求。此電平在“雙層”案例2中降低到非常低的-58dBμV。在“帶孔走線”案例3中，耦合電平是25dBμV，它意味著與案例2相比提高了83dB。事實上，根據CISPR 25第5類的要求，案例3代表傳導發射存在高風險。整個結果表明，走線上下方接地層的小孔會削弱我們采用3或4層已經達到的82dB（從-58dBμV到25dBμV）改善的效果，而不采用3D仿真很難做出這個推論。

圖8：根據LSIN阻抗計算的案例1、案例2和案例3的電壓

此時立即出現的第一個問題是：PCB與接地層之間僅僅存在一條連接，LISN中為何會存在電流？我們可以使用20MHz的電場監控器來回答這個問題，請參見圖9。我們可以明確地看出PCB與接地層之間存在電場。此電場的變化會通過PCB與接地層之間的雜散電容感應出位移電流，如圖10所示。此位移電流會在LISN阻抗中感應出電壓。 

圖9：案例1在20MHz下的場監控器

圖10：PCB與接地層之間的電容耦合

當走線如案例2那樣敷設在兩個接地層之間，則走線與接地層之間的耦合會得到顯著降低。事實上，走線與接地層之間的耦合顯著提高，而且會改變內層之間的局部電流分布。由于電場被限制在走線與PCB層之間，因此PCB層的外表面不存在電流，而且它們與接地層之間也不存在電場。這減少了PCB與接地層之間的耦合。

圖11：降低耦合的插圖

當PCB層如“案例3”那樣包含位于走線上方的小孔，則耦合電平接近“單層”案例1的電平，如圖12所示。差值只有33dB。顯然，該值隨著小孔的位置和尺寸發生了變化。

圖12：三個案例20MHz時的電場

我們采用3D仿真來研究傳導發射測試裝置中PCB與接地層之間的耦合。結果表明，由高阻抗端接的走線可以在它與接地層之間產生電場，從而可以在LISN阻抗上感應出位移電流與電壓。當走線是在兩個內層之間布線時，它可以顯著降低這種耦合。不過，走線上方或下方的接地層存在小孔的情況下會大幅削弱改善的效果。這個結論令人十分意外：即使是PCB一個小區域上方存在的一個小孔也會顯著降低改進效果。利用建議的仿真工作流程，可以非常直接地研究備選配置，例如：修改PCB的驅動與終端阻抗或修改其布局。